CH569 HSPI连接FPGA电路设计、最小系统设计

CH569常被用于和FPGA通信,利用自身USB3.0接口和电脑通讯,实现数据的高速收发。

在实际使用中,我们需要对CH569评估板进行一些小改动。

image.png

image.png

????????用导线将上下两层板子的LED1和LED2的阴极交叉焊接到一起,这个在代码中会作为数据流控的状态指示引脚来使用(对应PB23和PB22,可以任意修改为其他空闲引脚)。加上32位宽HSPI接口的40个PIN,在实际使用时总共用到42根PIN来和FPGA对接。

?

????????CH569评估板上的SPI FLASH,不担任存储CH569固件的工作,只是作为一个SPI从机,方便使用者探究CH569的SPI外设,而已。所以在设计电路时,这个SPI FLASH直接去掉。CH569的固件是储存在片内flash上,启动也是内部加载。CH569最小系统只需要一颗晶振和阻容件即可实现。

以下是最小系统电路:

icon_pdf.gifCH569W-R0最小系统.pdf


以下是和FPGA对接的推荐电路:

?

icon_pdf.gifCH569W-HSPI-FPGA-R0-1v1.pdf

注意:

1、使用HSPI时设计下载按钮是PA13,因为默认的BOOT触发引脚PA5作为HSPI数据线HD0,为了优化走线,采用了备用的BOOT触发引脚。

2、芯片VDDIO网络供电电压可以降低至1.8V,以满足常见的FPGA IO电压。此处注意CH569芯片上电期间需要保持VDDIO最低为2.5V,待用户程序运行之后,再降低至目标电压。

3、HSPI的40根线尽可能做等长。

?


fpga示例程序:

32bit:

icon_rar.gifCH569 HSPI时序及HSPI简明FPGA示例.zip

16bit:

icon_rar.gifHSPI FPGA验证示例16bit.zip



有这个功能的CH569的示例代码可以提供学习吗?


请问 CH569W-HSPI-FPGA-R0-1v1.pdf 中的 SSTX_p 与 SSTX_n 是反接的 ,电路是需要反接,还是接错了?


CH569的HSPI接口都是在时钟下降沿发送数据的吗?


你好,我想请教一下,就是 CH569 都是用下降沿发送数据的吗


可配置:

image.png


只有登录才能回复,可以选择微信账号登录