第一次做PCI板卡，在了解了一点PCI的基础知识后，现在想采用CH365芯片来开发。

现在有几个疑问： 1.我现在的板卡想采用CH365 + FPGA来实现，在开发中有什么需要特别注意的地方吗？

2.我想用FPGA直接来做CH365的外部配置ROM，在时序上能实现吗？这样的配置能在运行中修改吗？

3.将CH365的全部输出都与FPGA的管脚相连，在上电复位的时候（上电配置时是低电平），对CH365有影响吗？

4.CH365接收来自FPGA的中断，在windows下的应用程序一般响应速度有多快？如何提高响应速度？

谢谢了先……

CH365引脚的默认电平应该是高电平，因为低电平代表另外一种工作模式。一般适合用CPLD而不是FPGA。 1、关键理解CH365手册及FPGA特性，尤其是FPGA的I/O方向不能错，不能在启动过程中产生低电平 2、能实现，可以动态修改，不过操作系统会记忆先前的，你改了它不一定知道 3、有影响，用CPLD可能无此问题 4、计算机无更高优先的硬件中断时，CH365中断响应速度一般是几微秒

但我为了节省成本 和 为了开发方便，想直接采用FPGA，因为用的是一块资源较大的FPGA，好象还没有这么大资源的CPLD？

请问你们有什么解决办法没有？

关键要看你用FPGA做什么，解决方法可以是用一个74HC245进行隔离，防止FPGA配置期间的低电平影响CH365。 在配置期间禁止74HC245的G端，配置完成后允许74HC245， 74HC245的A端接CH365，B端接FPGA，DIR端由IOP-RD和MEM-RD“与”后控制，如果只用I/O可以直接用IOP-RD